Enerji Sistemleri Mühendisliği (İngilizce)
Lisans	TYYÇ: 6. Düzey	QF-EHEA: 1. Düzey	EQF-LLL: 6. Düzey

Ders Genel Tanıtım Bilgileri

Ders Kodu:

EEE304

Ders İsmi:

Digital Design

Ders Yarıyılı:

Güz

Ders Kredileri:

Teorik	Pratik	Kredi	AKTS
2	2	3	5

Öğretim Dili:

Ders Koşulu:

Ders İş Deneyimini Gerektiriyor mu?:

Hayır

Dersin Türü:

Zorunlu Ders

Dersin Seviyesi:

Lisans

TYYÇ:6. Düzey

QF-EHEA:1. Düzey

EQF-LLL:6. Düzey

Dersin Veriliş Şekli:

Yüz yüze

Dersin Koordinatörü:

Doç. Dr. ÖMER CİHAN KIVANÇ

Dersi Veren(ler):

Öğr.Gör. ALPER SARIKAN

Dersin Yardımcıları:

Dersin Amaç ve İçeriği

Dersin Amacı:

Bu dersin amacı donanım tanımlama dillerini kullanarak modern sayısal devre tasarımı tekniklerine giriştir.

Dersin İçeriği:

VHDL ve Verilog gibi donanım tanımlama dillerini kullanarak modern sayısal devre tasarımı tekniklerine giriş. Kombinasyonel ve senkron devre kodlama teknikleri. Zamanlama kapatma konsepti ve teknikleri. Sonlu durum makinesi ve uygulamaları. Laboratuvar uygulamaları basit kombinasyonel devreden karmaşık sonlu durum makinelerini içermekte ve sahada programlanabilir kapı dizilerinde uygulanmaktadır.

Öğrenme Kazanımları

Bu dersi başarıyla tamamlayabilen öğrenciler;

Öğrenme Kazanımları

1 - Bilgi
Kuramsal - Olgusal
1) Sayısal tasarım akışını anlama
2) Gereksinimleri analiz edebilme ve gerekli sayısal sistemi tasarlayabilme
3) Verilog ve VHDL kullanılarak hazırlanmış sayısal sistemleri analiz edebilme
4) Verilog ve VHDL kullanarak kombinasyonel ve ardışık devreleri tasarlayabilme
5) Verilog ve VHDL kullanarak kompleks sonlu durum makinesi tasarlayabilme
2 - Beceriler
Bilişsel - Uygulamalı
3 - Yetkinlikler
İletişim ve Sosyal Yetkinlik
Öğrenme Yetkinliği
Alana Özgü Yetkinlik
Bağımsız Çalışabilme ve Sorumluluk Alabilme Yetkinliği

Ders Akış Planı

Hafta	Konu	Ön Hazırlık
1)	Introduction and course overview	Yok
2)	The Design Process	Yok
3)	Design Descriptions and CAD Tools	Yok
4)	System Design Concepts	Yok
5)	Review of Transistors and PLD devices	Yok
6)	Implementation of Logic Functions	Yok
7)	Arithmetic Circuits	Yok
8)	Building Block Approach for Combinational Circuits	Yok
9)	Registers and Counters	Yok
10)	Synchronous Sequential Circuits	Yok
11)	Synthesis using VHDL	Yok
12)	VHDL	Yok
13)	VHDL	Yok
14)	VHDL	Yok

Kaynaklar

Ders Notları / Kitaplar:	Class Notes
Diğer Kaynaklar:	HDL Chip Design, Douglas J. Smith, ISBN: 978-0-965-19343-6 Verilog for Digital Design, Frank Vahid, Roman Lysecky, ISBN: 978-0-470-05262-4 VHDL for Digital Design, Frank Vahid, Roman Lysecky, ISBN: 978-0-470-05263-1

Ders - Program Öğrenme Kazanım İlişkisi

Ders Öğrenme Kazanımları	1	2	3	4	5
Program Kazanımları
1) Kapatılan Bölüm

Ders - Öğrenme Kazanımı İlişkisi

Etkisi Yok	1 En Düşük	2 Düşük	3 Orta	4 Yüksek	5 En Yüksek

	Dersin Program Kazanımlarına Etkisi	Katkı Payı
1)	Kapatılan Bölüm

Öğrenme Etkinliği ve Öğretme Yöntemleri

Ders
Laboratuvar
Uygulama (Modelleme, Tasarım, Maket, Simülasyon, Deney vs.)

Ölçme ve Değerlendirme Yöntemleri ve Kriterleri

Yazılı Sınav (Açık uçlu sorular, çoktan seçmeli, doğru yanlış, eşleştirme, boşluk doldurma, sıralama)
Uygulama

Ölçme ve Değerlendirme

Yarıyıl İçi Çalışmaları	Aktivite Sayısı	Katkı Payı
Laboratuar	5	% 20
Ara Sınavlar	1	% 40
Final	1	% 40
Toplam		% 100
YARIYIL İÇİ ÇALIŞMALARININ BAŞARI NOTU KATKISI		% 60
YARIYIL SONU ÇALIŞMALARININ BAŞARI NOTUNA KATKISI		% 40
Toplam		% 100

İş Yükü ve AKTS Kredisi Hesaplaması

Aktiviteler	Aktivite Sayısı	Süre (Saat)	İş Yükü
Ders Saati	14	3	42
Proje	1	24	24
Ödevler	2	16	32
Ara Sınavlar	1	16	16
Final	1	24	24
Toplam İş Yükü			138